

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平9-9314

(43) 公開日 平成9年(1997)1月10日

(51) Int.Cl.<sup>6</sup>

H 04 Q 7/14

識別記号

府内整理番号

F I

H 04 B 7/26

技術表示箇所

103F

審査請求 有 請求項の数3 O.L (全5頁)

(21) 出願番号 特願平7-153151

(22) 出願日 平成7年(1995)6月20日

(71) 出願人 000197366

静岡日本電気株式会社

静岡県掛川市下俣4番2号

(72) 発明者 内田 淳

静岡県掛川市下俣4番2 静岡日本電気株  
式会社内


(74) 代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 表示付き無線選択呼出受信機

(57) 【要約】

【目的】 ページャで、客先別の機能要求に対し、無駄に機器サイズを大きくすることなく、また製造上もROM, RAM取替以外の変更をすることなく対応させる。

【構成】 ROM, RAMを含んで1チップICで構成するページャで、このICに外付けされ、前記RAMとは別のRAMおよび前記ROMとは別のROMのいずれかを同一実装エリアに選択的に実装可能なRAM用パッド3a, 3b ROM用パッド2a, 2bを有するプリント配線板を設ける。これらの追加RAMおよびROMのセンター位置が一致するようにRAM用パッド3a, 3b, ROM用パッド2a, 2bを配列する。



## 【特許請求の範囲】

【請求項1】 メッセージデータを含んだ無線信号を受信し復調する無線部と、

前記無線部で復調された信号を復号化すると共に自局宛の呼出しであることを識別したとき前記メッセージデータを出力するデコーダと、無線選択呼出受信機を制御するためのプログラムをあらかじめ格納しているROMと、前記デコーダから出力されたメッセージデータを前記プログラムによって書き込み読み出し制御するCPUと、前記メッセージデータを前記CPUの制御に基づき格納あるいは出力するためのRAMとを1チップICで構成する制御部とを備える表示付き無線選択呼出受信機において、

前記ICに外付けされ、受信するメッセージの格納エリアを拡張するため前記RAMとは別に設けられる第1の記憶手段および無線選択呼出受信機の機能追加用プログラムの格納エリアを拡張するため前記ROMとは別に設けられる第2の記憶手段のいずれかを同一実装エリアに選択的に実装可能なプリント配線板を備えることを特徴とする表示付き無線選択呼出受信機。

【請求項2】 前記プリント配線板は、前記第1および第2の記憶手段の実装エリアを共有する配線パターンを備えること特徴とする請求項1記載の表示付き無線選択呼出受信機。

【請求項3】 前記プリント配線板は、前記第1または第2の記憶手段を実装するため、これら記憶手段のセンター位置が一致するように配列された前記第1および第2の記憶手段用のパッドを備えることを特徴とする請求項1または2記載の表示付き無線選択呼出受信機。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】 本発明は無線選択呼出受信機（以下、ページャと称す）に関し、特にメッセージデータ等を格納する一時記憶手段（以下、RAMと称す）と、ページャを制御するためのプログラムを格納する読み出し専用記憶手段（以下、ROMと称す）とを使用し多機能に対応させることができ可能な表示付きページャに関する。

## 【0002】

【従来の技術】 最近では、集積回路（以下、ICと称す）の集積度が上がりページャの制御に必要なデコーダ、CPU、ROM、RAMが1つのIC内にまとめられ、いわゆる特定用途向けIC（Application Specific IC : ASIC）と呼ばれる1チップ化が盛んになっている。しかしICにも大きさ、入出力端子の限界がありページャすべてが1チップ化になっている訳ではない。また、ページャには機能規模や客先からの要求によって、小規模な機能のページャ、中規模および大規模な機能のページャ等様様な仕様がある。これら機能規模の違いは存在するが、製造を簡単にするためこれらすべてのページャの制御部分には同じ

ASICが用いられることが多い。

【0003】 比較的小規模な機能のページャの場合、前述のようなIC1チップで実現可能であり、このASICのなかのROM、RAMを用いてページャを構成している。限られたICスペースのなかでROM、RAMそれぞれの領域が与えられているため、例えば、ROM容量320キロビット、RAM容量16キロビットとそれ程大きな容量は得られない。従って、プログラム領域が少なく、メッセージメモリ容量も比較的少ないため機能としては小規模のものとなる。

【0004】 一方、大規模な機能のページャの場合、ASICに納められている前述した規模のROM、RAMでは物足りず外付けに、例えば、容量2メガビットのROM、容量64キロビットのRAMを設け、プログラム領域およびメッセージメモリ容量を非常に大きくとれる構成としている。

【0005】 また、中規模な機能のページャの場合、ASICだけでは物足りずROMかRAMのどちらかが更に必要になる。どちらかを使用するかは客先の機能要求により異なる。従って、この中規模なページャの場合、部品実装するプリント配線板にROM、RAMの実装エリア及び実装パターンを別々に設けていた。別々に実装パターンを設けているのは部品の大きさがメモリ容量によって異なることと、ROMとRAMとでは若干端子配置が異なることがある。

## 【0006】

【発明が解決しようとする課題】 この従来の中規模ページャの場合、部品の大きさがメモリ容量によって異なり、ROMとRAMとでは若干端子配置が異なるため、部品を実装するプリント配線板にROM、RAMの実装エリアおよび実装パターンを別々に設けていた。従って、客先の機能要求で追加のROMを使う場合、プリント配線板上のRAMの実装エリアは無駄になり、一方、RAMの追加の場合にはROMの実装エリアは無駄になり、実装効率は非常に悪くなる。この結果、プリント配線板のサイズが大きくなり機器サイズが大きくなってしまうという問題があった。また部品搭載の際、ROMとRAMの搭載位置が違うために搭載のためのプログラムをいちいち変更しなければならないという製造上の問題もあった。

【0007】 本発明の目的は、中規模機能のページャで、追加するROMまたはRAMのいずれかを選択的に使用可能のように同一の実装エリア、実装パターンをプリント配線板に設けておくことにより、客先別の機能要求に対し無駄に機器サイズを大きくすることのない表示付き無線選択呼出受信機を提供することにある。

【0008】 また、本発明の他の目的は、上述したプリント配線板でROMおよびRAMを実装するセンター位置が一致するようにパッドを配列しておくことにより、製造上融通性の高い部品搭載が可能になる表示付き無線

選択呼出受信機を提供することにある。

【0009】

【課題を解決するための手段】本発明の表示付き無線選択呼出受信機は、メッセージデータを含んだ無線信号を受信し復調する無線部と、前記無線部で復調された信号を復号化すると共に自局宛の呼出しであることを識別したとき前記メッセージデータを出力するデコーダと、無線選択呼出受信機を制御するためのプログラムをあらかじめ格納しているROMと、前記デコーダから出力されたメッセージデータを前記プログラムによって書込み読出し制御するCPUと、前記メッセージデータを前記CPUの制御に基づき格納あるいは出力するためのRAMとを1チップICで構成する制御部とを備える表示付き無線選択呼出受信機において、前記ICに外付けされ、受信するメッセージの格納エリアを拡張するため前記RAMとは別に設けられる第1の記憶手段および無線選択呼出受信機の機能追加用プログラムの格納エリアを拡張するため前記ROMとは別に設けられる第2の記憶手段のいずれかを同一実装エリアに選択的に実装可能なプリント配線板を備えるものであり、前記プリント配線板は、前記第1および第2の記憶手段の実装エリアを共有する配線パターンを備えるものである。

【0010】また、前記プリント配線板は、前記第1または第2の記憶手段を実装するため、これら記憶手段のセンター位置が一致するように配列された前記第1および第2の記憶手段用のパッドを備える。

【0011】

【実施例】次に、本発明について図面を参照して説明する。図1は本発明の一実施例を示す構成図であり、

(a)はASICに外付けされたRAMを使用したページャを示す図で、(b)はASICに外付けされたROMを使用したページャを示す図である。

【0012】図1(a)において、ページャは、無線信号を受信するアンテナ1と、アンテナ1で受信されたメッセージデータを含む無線信号を復調する無線部2と、無線部2で復調された信号を復号化すると共に自局宛の呼出しであることを識別したとき受信したメッセージデータを出力するデコーダ3と、ページャを制御するためのプログラムをあらかじめ格納しているROM4と、デコーダ3から出力されたメッセージデータをROM4に格納されたプログラムによって書込み読出し制御するCPU5と、メッセージデータをCPU5の制御に基づき格納あるいは出力するためのRAM6と、自局の選択呼出番号およびページャに固有のシステム情報をあらかじめ格納しているID-ROM8と、受信した無線信号中にメッセージデータが含まれている場合このメッセージデータを表示するためのLCD10と、CPU5の制御に基づきLCD10を駆動するLCDドライバ9とを備える。制御部7は、デコーダ3、ROM4、CPU5およびRAM6を1チップ化し構成し、いわゆるASIC

と呼称されるものである。受信したメッセージデータは、制御部7のなかのRAM6もしくは外付けの例えば、容量64キロビットのRAM11に保存される。なお、図1では、自局の選択呼出信号と受信したデータに含まれる選択呼出信号とが比較され、合致した場合にページャの所持者に音や振動で知らせる報知部は図示を省略してある。図1(b)は図1(a)と比較しRAM11に代わって、追加プログラムを格納するための例えば、容量2メガビットのROM12以外は同一なので、説明を省略する。

【0013】ここで、RAM11およびROM12のいずれか一方を選択使用するかについては、製造者が、客先仕様から判断し、メッセージメモリ容量を重視する場合にはRAM11を選択し、また、プログラム領域を重視する場合にはROM12を選択する。このため、ページャのプリント配線板には以下に示す工夫がなされている。

【0014】図2はROM、RAM共通のプリント配線板の実装パターンの配線例の一例を示す図であり、図3は図2における実際のプリント配線板パターンの一例を示す図である。図2において、小さい方のICはRAM、例えばSRM2564TMであり容量は64キロビットでTSSOP28ピン(ピンピッチ0.55mm)のタイプ。大きい方のICはROMであり容量は1メガビットでTSSOP32ピン(ピンピッチ0.5mm)のタイプである。図2に示すようにROM、RAMのアドレスバス(A0、A1、A2...)、データバス(O0、O1、O2...)、電源線、グランド線のピン配置はとても似ていて図2に示すような配線4a、4bが可能となる。制御線についてはリードに関する線は共通に出来、RAMのライトに関する制御線はRAMだけ独立線とする。これらはROM用パッド2aとRAM用パッド3b間(一部RAM用パッド3間)で配線され、ROM用パッド2bとRAM用パッド3aの間で配線される。

【0015】図2の配線を具体的にプリント配線板の実装パターンにあらわしたのが図3のパターン図である。RAM64キロビット28ピンパッケージの場合、ROM1メガビット32ピンパッケージよりもパッケージサイズが小さいためROM用実装パッドの中に十分入ってしまう。そこで配線上共通にできるアドレスバス、データバス、ライトに関する制御線、電源線、グランド線をROMに用パッド2a、2bとRAM用パッド3a、3bとの間で結んでしまう。そうするとROM、RAM共通パターンが出来る。後はROM(大きい方)の外側から出ているパターンをASICに接続すれば完了である。

【0016】このようにROM、RAMの実装エリアを共有する配線パターンをページャのプリントの配線板に設けることにより、実装エリアを有効に使え実装効率を

向上させ、ページャのサイズを小さくすることができる。また、ページャの機能変更を容易化できる。さらにROM、RAMの部品センター位置を同じにしておけば部品実装における搭載プログラムを共通にすることが可能である。つまり、搭載プログラムを変更することなく部品搭載が可能になる。

(0017)

【発明の効果】以上説明したように、デコーダ、ROM、RAMおよびCPUを1チップICで構成する制御部を備える本発明による表示付き無線選択呼出受信機は、1チップICに外付けされ、受信するメッセージの格納エリアを拡張するための1チップ内のRAMとは別の第1の記憶手段およびページャの追加用プログラムの格納エリアを拡張するため1チップ内のROMとは別の第2の記憶手段のいずれかを同一実装エリアに選択的に実装可能なプリント配線板を備えることにより、ページャのプリント配線板における実装効率は格段に向上しページャのサイズを小さくすることができる。また、このプリント配線板は、前述の第1のおよび第2の記憶手段のセンター位置が一致するように配列されたそれぞれ記憶手段用のパッドを備えることにより、部品搭載プログラムを変更することなしにこれら記憶手段を搭載することができる。

【0018】従って、ページにおいて客先別の機能要求に対し無駄に機器サイズを大きくすることなく、また米

\* 製造工程も前述の記憶手段の変更以外何の変更もなく対応可能になる。

### 【図面の簡単な説明】

【図1】(a)は本発明の一実施例のASICに外付けされたRAMを使用したページャを示す構成図である。

(b) は本発明の一実施例のASICに外付けされたROMを使用したページャを示す構成図である。


【図2】ROM, RAM共通のプリント配線板の実装パターンの一例を示す図である。

10 【図3】図2における実際のプリント配線板のパターンの一例を示す図である。


## 【符号の説明】

- |        |         |
|--------|---------|
| 1      | アンテナ    |
| 2      | 無線部     |
| 3      | デコーダ    |
| 4, 12  | ROM     |
| 5      | CPU     |
| 6, 11  | RAM     |
| 7      | 制御部     |
| 20 8   | ID-ROM  |
| 9      | LCDドライバ |
| 10     | LCD     |
| 2a, 2b | ROM用パッド |
| 3a, 3b | RAM用パッド |
| 4a~4d  | 配線      |


〔図2〕



【図1】



【図3】



REST AVAILABLE COPY

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 09-009314  
 (43)Date of publication of application : 10.01.1997

(51)Int.CI. H04Q 7/14


(21)Application number : 07-153151 (71)Applicant : NEC SHIZUOKA LTD  
 (22)Date of filing : 20.06.1995 (72)Inventor : UCHIDA ATSUSHI

## (54) RADIO SELECTIVE CALLING RECEIVER WITH DISPLAY DEVICE

### (57)Abstract:

**PURPOSE:** To allow the pager to have provision for each function request by customers without increasing a device size uselessly other than replacement of a ROM and a RAM on the manufacture.

**CONSTITUTION:** The pager consisting of one-chip IC including a ROM and a RAM is provided with a printed circuit board having RAM pads 3a, 3b and ROM pads 2a, 2b in which other RAM than the former RAM and other ROM than the former ROM are mounted selectively in the same mount area and externally mounted to the IC. The RAM pads 3a, 3b and the ROM pads 2a, 2b are arranged so that the center position of the additional RAM and ROM is aligned.



### LEGAL STATUS

[Date of request for examination] 20.06.1995

[Date of sending the examiner's decision of rejection] 16.09.1998

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 2891901

[Date of registration] 26.02.1999

[Number of appeal against examiner's decision of rejection] 10-16366

[Date of requesting appeal against examiner's decision of rejection] 16.10.1998

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office